Keysight cung cấp quy trình luồng công việc từ thiết kế tới đo kiểm cho các thiết kế số tốc độ cao

Trong bối cảnh băng thông của trung tâm dữ liệu ngày càng cao, kỳ vọng về hiệu năng của máy chủ và điện toán hiệu năng cao là các yếu tố thúc đẩy nhu cầu về bộ nhớ mật độ cao, tốc độ siêu nhanh hay Bộ nhớ RAM động (DRAM) DDR5. Vận hành ở tốc độ dữ liệu cao gấp đôi DDR4 nên biên thiết kế bị thu hẹp, khiến cho các nhà thiết kế phần cứng gặp khó khăn trong việc tối ưu hóa các bảng mạch in (PCB) để giảm thiểu các hiệu ứng phản xạ, xuyên nhiễu và trượt (jitter). Ngoài ra, hiệu điện thế thấp, dòng điện cao và các yêu cầu mới về cân bằng trong bộ thu DRAM tạo ra những thách thức mới, khó xử lý và chi phí cao, về tính toàn vẹn của tín hiệu.

Giải pháp PathWave ADS 2023 dành cho thiết kế số tốc độ cao của Keysight bảo đảm thiết lập nhanh chóng mô phỏng và các phép đo lường tiên tiến, đồng thời cung cấp cho các nhà thiết kế thông tin trọng yếu để giải quyết các thách thức về tính toàn vẹn của dữ liệu.Phần mềm PathWave ADS 2023 mới cung cấp các chức năng mô hình hóa và mô phỏng các tiêu chuẩn của bộ nhớ thế hệ tiếp theo.

Giải pháp PathWave ADS 2023 dành cho thiết kế số tốc độ cao của Keysight hàm chứa những cải tiến trong tính năng Memory Designer dành cho mô phỏng DDR5.

Tính năng Memory Designer của giải pháp nhanh chóng tạo ra các trục bộ nhớ theo tham số bằng tính năng mô phỏng trước pre-layout builder, cho phép các nhà thiết kế khám phá các lựa chọn cân bằng trong hệ thống, giúp giảm thời gian thiết kế và giảm rủi ro phát triển sản phẩm cho các hệ thống bộ nhớ DDR5, bộ nhớ tốc độ kép, công suất thấp Low-Power Double Data Rate (LPDDR5 / 5x), và bộ nhớ tốc độ kép đồ họa Graphics Double Data Rate (GDDR6 / 7).

Lorenzo Forni, Trưởng bộ phận thiết kế PCB và SI/PI tại SECO, tập đoàn công nghiệp thiết kế và sản xuất các hệ thống nhúng và giải pháp IoT của Ý, cho biết: "Bài học lớn nhất từ thiết kế DDR5 đầu tiên của chúng tôi là có quá nhiều yếu tố cần chú ý trong quá trình mô phỏng. Bạn cần kết hợp các mô hình phân tích xếp lớp stack-up, định tuyến hình học và AMI. Chúng tôi may mắn có giải pháp Memory Designer của Keysight để mô phỏng DDR5, và đây là giải pháp có mức độ tự động hóa cao. Các cấu hình đã có sẵn và rất dễ sử dụng. Việc thiết lập sơ đồ Memory Designer rút ngắn thời gian cần thiết, và phép mô phỏng có thể phát hiện được nhiều vấn đề trong quá trình thiết kế của chúng tôi."

Stephen Slater, Giám đốc quản lý sản phẩm PathWave HSD tại Keysight Technologies, cho biết: "Keysight luôn giữ vị trí tiên phong về công nghệ mô phỏng kênh và đo kiểm trong các tổ chức tiêu chuẩn công nghiệp về bộ nhớ, bao gồm JEDEC. Chúng tôi cam kết phát triển nhiều nhất các sản phẩm và dịch vụ hỗ trợ DDR, bao gồm luồng quy trình công việc đầy đủ từ thiết kế tới đo kiểm cho bộ nhớ DDR5, từ mô phỏng, tới quá trình thử vừa sửa (probing và fixturing). Nhờ đó, các khách hàng là công ty thiết kế các sản phẩm thiết kế số tốc độ cao của chúng tôi có khả năng đoán định cao hơn trong công việc và tự tin hơn khi phê duyệt thiết kế."

Giải pháp PathWave ADS 2023 của Keysight mang đến cho khách hàng những lợi ích chính như sau:

Mô phỏng và mô hình hóa chính xác

• Hỗ trợ nhiều tiêu chuẩn thế hệ sau: LPDDR4, LPDDR5, GDDR6, GDDR7, HBM2/2E, HBM3, and NAND
• Dự báo chính xác thời điểm đóng và cân bằng biểu đồ mắt dữ liệu (data eye): giảm thiểu tác động của trượt tín hiệu jitter, xuyên nhiễu và xuyên âm bằng cách sử dụng mô hình hóa chỉ tiêu kỹ thuật thông tin bộ nhớ đệm I/O (Input-Output) - giao diện mô hình hóa thuật toán (IBIS-AMI) với đồng bộ nguồn, mô phỏng bus DDR và chiết xuất điện từ (EM) chính xác để định tuyến tín hiệu PCB.
• Rút ngắn thời gian đưa sản phẩm ra thị trường nhờ môi trường thiết kế duy nhất, có thể tạo điều kiện khám phá các bản sao song sinh số trước khi chip được chế tạo để đáp ứng các nhu cầu tích hợp hiện tại, chẳng hạn định thời và đồng bộ nguồn, mô hình hóa giao diện mô hình thuật toán IBIS (IBIS-AMI), các bài đo tuân thủ và các khó khăn thách thức trong tương lai như điều chế xung mã 4 mức (PAM4) một chiều, để khám phá tiêu chuẩn DDR6.

Thời gian mô phỏng nhanh

• Nhanh chóng tạo các trục bus nhờ tính năng pre-layout builder theo tham số, tạo điều kiện cho các nhà thiết kế nhanh chóng tạo ra các trục bus rộng cho tín hiệu bộ nhớ và dễ dàng lập sơ đồ linh hoạt để khám phá các khả năng cân đối trade-off.
• Hoàn thành mô phỏng nhanh hơn tới 80%: điện toán hiệu năng cao (HPC) đám mây sử dụng xử lý song song để đẩy nhanh tốc độ run times của Memory Designer và mô phỏng EM.

Liên kết mô phỏng với đo thử

• Tự động hóa luồng quy trình công việc nhờ kết nối dễ dàng giữa các miền mô phỏng và đi kiểm, cho phép so sánh dữ liệu đã được lưu trữ với kết quả đo được từ các sản phẩm nguyên mẫu vật lý.

Để có thêm thông tin về PathWave Design 2023 for HSD vui lòng truy cập tại đây. 

Theo Tạp chí Điện tử và Ứng dụng